Hoy es lunes 22 de diciembre de 2014
Principal :: Licenciaturas :: Ingeniería en electrónica :: Plan de Estudios :: Lógica de Conmutación I
Datos
  Clave: 215112
  Horas de teoría: 4.5
  Horas de práctica: 3
Objetivos

Al finalizar esta UEA, el alumno:

· Manejará los fundamentos del diseño electrónico digital, desde un enfoque evolutivo, estructurado y algorítmico.

· Conocerá las diferentes álgebras para la descripción de problemas lógicos, así como las técnicas asociadas con su aplicación práctica.

· Podrá describir formalmente y sintetizar soluciones para problemas combinatorios y problemas secuenciales simples.

· Será capaz de describir y aplicar el proceso de diseño descendente para los sistemas digitales y conocerá los métodos para la depuración de los mismos.

· Conocerá las características y el uso de los diferentes tipos de dispositivos digitales disponibles, desde los elementos clásicos hasta la lógica programable moderna.
Contenido sintético

I. TEORIA DE CONMUTACION, LOGICA Y SISTEMAS BINARIOS (1 semana)


I.1. Elementos básicos de lógica y circuitos lógicos basados en interruptores.
I.2. Bases numéricas

I.2.1. Números binarios, hexadecimales y octales.
I.2.2. Complementos
I.2.3. Códigos binarios

I.3. Tablas de verdad


II. ALGEBRA DE BOOLE (1 semana)


II.1. Definición axiomática, teoremas y propiedades del álgebra Booleana
II.2. Funciones de conmutación y formas canónicas; expansiones en mini-términos
II.3. Operaciones básicas: AND, OR, NAND, NOR


III. ALGEBRA DE REED-MÜLLER (1 semana)


III.1. Definición axiomática, teoremas y propiedades del álgebra módulo-2
III.2. Relaciones con el álgebra Booleana
III.3. Funciones de conmutación y formas canónicas; expansiones en pi-términos
III.4. Operaciones básicas: AND, OREX, NOREX, ANDORINV, MUXRM


IV. TECNICAS DE SIMPLIFICACION DE FUNCIONES CONMUTADAS (2 semanas)


IV.1. Simplificación de funciones Booleanas

IV.1.1. Factorización directa
IV.1.2. Métodos tabulares
IV.1.3. Mapas de Karnaugh

IV.2. Expansiones generalizadas de Reed-Müller

IV.2.1. Campos de Galois de orden dos
IV.2.2. Dominio funcional y operacional
IV.2.3. Control de paridad y conversión de códigos


V. ELEMENTOS DE LOGICA COMBINATORIA (1 semana)


V.1. Compuertas lógicas digitales
V.2. Familias de circuitos integrados lógicos digitales
V.3. Arreglos lógicos

V.3.1. Decodificadores
V.3.2. Multiplexores
V.3.3. Memorias de solo lectura (ROM)
V.3.4. Arreglos lógicos programables


VI. ELEMENTOS DE LOGICA SECUENCIAL (2 semanas)


VI.1. Circuitos multivibradores

VI.1.1. Multivibradores monoestables, estables y biestable
VI.1.2. Tipos de flip-flops
VI.1.3. Disparo de flip-flops

VI.2. Registros de corrimiento
VI.3. Contadores de rizo, síncronos y variantes
VI.4. Memorias de acceso aleatorio (RAM)
VI.5. Temporización en circuitos secuenciales

VI.5.1. Señales de reloj y propagación
VI.5.2. Comportamientos indeseados, deslizamiento y auto-modificación


VII. IMPLANTACION DE OPERACIONES ARITMETICAS FUNDAMENTALES (1 semana)


VII.1. Representaciones numéricas
VII.2. Sumadores y sustractores

VII.2.1. Circuitos básicos
VII.2.2. Acarreo rápido, paralelo y con memoria
VII.2.3. Sustractores

VII.3. Introducción a los multiplicadores y divisores


VIII. SISTEMAS SECUENCIALES SIMPLES (SSS) (2 semanas)


VIII.1. Estados internos de un sistema secuencial
VIII.2. Estructural general de un SSS
VIII.3. Acciones directas y retroalimentadas en un SSS
VIII.4. Descripción del funcionamiento de un SSS

VIII.4.1. Diagramas de tiempo
VIII.4.2. Diagramas de estado
VIII.4.3. Tablas de transición
VIII.4.4. Ecuaciones lógicas

VIII.5. Síntesis de un SSS definido por diagramas de estado o tablas de transición

VIII.5.1. Codificación de estados internos
VIII.5.2. Selección de elementos secuenciales
VIII.5.3. Cálculo de funciones de excitación y salidas
VIII.5.4. Secuenciación
VIII.5.5. Diagramas de sistema
Modalidades de conducción

Estarán divididas en varios tipos de sesiones:

· Exposición oral de los temas frente a grupo por parte del profesor.

· Discusión y solución de problemas prácticos en clase por grupos de trabajo.

· Laboratorio de simulación y síntesis de sistemas digitales basado en herramientas CAD y dispositivos programables.
Modalidades de evaluación

La evaluación de la u.e.a. constará de evaluaciones periódicas, trabajo práctico en el laboratorio y, a juicio del profesor, se incluirá una evaluación terminal. Las evaluaciones periódicas serán un mínimo de dos escritas y, a juicio del profesor, una oral. Se ponderarán con un mínimo del 80% y un máximo del 95% de la calificación total. El trabajo de aplicación se desarrollará en el laboratorio correspondiente y se ponderará con un mínimo de 5% y un máximo de 20% de la calificación total. Su aprobación será condición necesaria para la aprobación del curso.

Las evaluaciones de recuperación podría ser de tipo terminal o complementario.
Bibliografía

Modern Logic Design David Green Addison Wesley, 1986.

Digital Design Principles and Practices. J.F. Wackerly, Prentice Hall, 2000. ISBN 0137691912

Contemporary Logic Design R. Katz, Addison Wesley, 1993 ISBN 0805327037

VHDL: Lenguaje para síntesis y modelado de circuitos F. Pardo, J.A. Boluda, Alfa omega, 2000. ISBN 9701504437

Designing Logic Systems Using State Machines Christopher R. Clare McGraw-Hill, 1972 ISBN 07-011120-0
 
Dudas, comentarios?
Av. San Rafael Atlixco N° 186, Col. Vicentina C.P. 09340 Tel. 01(55)58044608 Del. Iztapalapa México D.F.